Blog

Apr 11, 2023

Revisione dell'EIPC: Ultra

Reading time ( words) It’s been a little while since I first had the

Tempo di lettura (parole)

È passato un po' di tempo dall'ultima volta che ho avuto l'opportunità di rivedere un webinar sulle istantanee tecniche dell'EIPC. Questa eccellente serie è iniziata nell’ottobre 2020, quando il nostro settore era assediato dalla pandemia di COVID-19. Ha continuato con successo anche dopo l’abolizione delle restrizioni e fornisce un canale efficace per la condivisione efficiente delle conoscenze pertinenti che integra le tradizionali conferenze dal vivo. Il ventesimo della serie, nel dicembre 2022, si è concentrato sulle questioni ambientali che incidono sull'industria elettronica. All'inizio di febbraio, l'EIPC ha tenuto la sua conferenza invernale dal vivo a Lione e ora, a grande richiesta, la 21a istantanea tecnica occupa uno spazio prima della conferenza estiva prevista per metà giugno a Monaco.

Il webinar del 3 maggio è stato introdotto e moderato dal direttore tecnico dell'EIPC Tarja Rapala-Virtanen. Il suo primo relatore è stato John Johnson, direttore dello sviluppo aziendale presso American Standard Circuits, con un caso dettagliato della riuscita realizzazione di interconnessioni ad altissima densità da parte di ASC.

Analizzando i cambiamenti nel mercato globale dell'elettronica, Johnson ha commentato che la situazione geopolitica mondiale ha spostato l'attenzione per i PCB critici e i substrati dei contenitori verso l'Occidente, sebbene la capacità della maggior parte dei produttori nordamericani sia limitata alla tecnologia line-and-space da 75 micron. ottenuto mediante elaborazione sottrattiva. Esiste una domanda crescente di soluzioni di interconnessione ad altissima densità, ma la maggior parte del settore non è preparata per il cambiamento rivoluzionario che ciò richiederà.

American Standard Circuits ha considerato diverse opzioni prima di stabilire la sua capacità ad altissima densità. L'azienda riteneva che la lavorazione semi-additiva modificata (m-SAP) utilizzando il laminato a foglio sottile sarebbe stata ad alta intensità di capitale, con rischi di perdita di rendimento e un limite pratico di spazio di linea intorno a 25-30 micron. Hanno visto la tecnologia plate-up additiva come un’opzione a minore intensità di capitale che si sarebbe facilmente adattata a dimensioni inferiori a 25 micron e quindi avrebbe fornito un percorso significativo verso interconnessioni ad altissima densità e substrati di imballaggio. Di conseguenza, hanno concesso in licenza il processo proprietario A-SAP offerto da Averatek, il cui componente chiave è un "inchiostro metallico liquido" a base solvente che deposita uno strato catalizzatore molto sottile ma molto denso. Ciò consente un deposito chimico coerente di rame con spessori fino a 0,1 micron, con buona adesione al substrato, che può essere utilizzato come base per la galvanica con motivo in rame e successivamente inciso a flash senza necessità di resistenza all'incisione e con un attacco minimo della parete laterale sul schema del conduttore. È possibile ottenere geometrie di conduttori molto fini.

Johnson ha utilizzato esempi grafici per dimostrare i miglioramenti della densità del circuito che possono essere realizzati riducendo le dimensioni dello spazio di linea. Rispetto alla tipica tecnologia da 75 micron, 25 micron comporterebbe un aumento di 9 volte e 12,5 micron di 36 volte. Nella maggior parte dei casi, le apparecchiature e i processi esistenti di American Standard Circuits garantiscono una capacità di 20 micron. Il loro obiettivo è estenderlo a 10 micron entro 12 mesi, per il quale richiedono strutture avanzate di imaging e ispezione ottica.

Ha riassunto la sequenza del processo: substrato non rivestito, seguito da rivestimento con inchiostro di metallo liquido, deposito di rame chimico, applicazione di fotoresist, esposizione e sviluppo dell'immagine, placcatura di rame, striscia di fotoresist e incisione flash.

I suoi esempi di microsezione hanno mostrato la geometria dei conduttori da 11 micron con rapporto di aspetto elevato prima e dopo l'attacco flash, indicando pareti laterali verticali e una perdita di larghezza trascurabile. Queste caratteristiche offrono vantaggi in termini di perdita di inserzione ridotta e migliore accoppiamento induttivo e capacitivo delle linee differenziali. Ha fatto riferimento al lavoro pubblicato da Eric Bogatin sull'argomento.

Johnson ha spiegato che la tecnologia A-SAP consente l'uso di dielettrici molto sottili ed è compatibile con un'ampia gamma di substrati ad altissima velocità e con basse perdite, anche quelli difficili da produrre come materiali rivestiti in rame con lamina ultrasottile per applicazioni m-SAP. Con la lavorazione A-SAP si ottengono costantemente elevate resistenze alla pelatura, anche su PTFE. Ha fornito esempi di modelli dimostrativi ad alta densità in costruzioni multistrato e ha commentato che il processo tende a rimuovere lo stress dai singoli strati, favorendo la registrazione da strato a strato. Ulteriori esempi hanno mostrato vie riempite di rame di 4 mil di diametro su strati spessi 4 mil, e un progetto attuale presso American Standard Circuits presenta linee e spazi a livello di 20 micron.